CMOS VLSI設計の原理

とても素晴らしい本でした。
(全部読んでいないけれど。)

久々に価格が5桁にのっかりましたが、探してもどこにも売ってませんでしたが。
しっかり生協で取り寄せてもらいました。

最近、テキストについて思うこと。
1.海外の本は良い。
 海外の本なのに日本語に翻訳されているものは、やっぱり良い本だからです。
 ただし、原著でも間違いがあったりするのが、翻訳される過程で更に間違いが混ざるのは困る。
 (原著は図書館で借りて比較しながら読んだりしてカバーします)

2.古い本は良い。
 ずっと前から何回も重版されながら生き続けているのは、やっぱり良い本だからです。
 最先端のことを学びたかったら、古い本が使えないのは事実です。
 ・・・が、実際今勉強してることはもうずっと前に確立されているものばかりです。
 というわけで、実際に読んでみても古い本は分かりやすい。

自分とほぼ同い年の本。
・・・確かに、時代遅れっぽい記述もありましたけれど、それをマイナスしても良い本でした。

「CMOS VLSI設計の原理」

1章 CMOS技術入門
 nMOSもpMOSも同じようにスイッチとして動作しますが、二つの違いがあります。
 一つは、ハイレベルでオンになるか、ローレベルでオンになるか。
 そして、オンになっている時に通せるのが、ハイレベルの信号かローレベルの信号か。

 nMOSは0を通すのは得意ですが、1を通すのは不得意です。
 pMOSはその逆。
 だから、CMOSゲートは二つのMOSFETを対にして用いることでお互いに欠点を補い合っているわけです。
 同時に、一つ目の性質によってスタティックな電力消費が小さいという特徴も持っているのでした。

3章 CMOSプロセス
 ポリシリコンの不純物濃度なんて気にしたことなかったです。
 ・・・が、ポリシリコンの不純物濃度はその抵抗に影響してくるらしい。
 MOSFETを作るときに、ポリシリコンでゲートを作って、そのあとに全体に不純物を拡散させます。
 すると、ゲートの下には不純物が拡散せずドレインとソースが上手く分かれて形成されます。
 このとき、同時にポリシリコンにも不純物が拡散します。
 これによって、ポリシリコンの抵抗も下げられるという一石二鳥・・・凄い。

4章 回路特性と性能の評価
 CPUなんかのクロック周波数を制限するのが、遅延時間です。
 これをいかに短くするかに悩んでいるエンジニアは多いはず。
 遅延の原因は、抵抗と容量です。
 つまりコンデンサを充電するのにかかる時間です。
 何か素子があれば容量ってやつは寄生してきます。
 フェムトファラドfFとかアトファラドaFのスケールですが、これがGHzの壁を作っているわけです。

5章 CMOS回路および論理設計
 今まで教科書でみてきたインバータとかNANDゲートというものは、完全相補形のゲートです。
 つまり、nMOSとpMOSが同じ数ずつあって、上下に対になって並んでいる形です。
 実は、nMOSの部分とpMOSの部分は、全く同じことを表現しています。
 これはある意味無駄なことなので、nMOSだけでもなんとかなったりします。

 というわけで、安定性などを犠牲にしてでも、レイアウト面積を小さくしたり高速動作をさせたい場合の回路設計の方法。
 ダイナミックCMOS、クロックドCMOS、CMOSドミノ論理、パストランジスタ論理など。

8章 CMOS サブシステムの設計
 加算器、乗算器、RAM、PLA(プログラマブルロジックアレイ)の設計。
 加算器について問題になるのは、いかにキャリーを早く計算するかです。
 100桁の足し算の筆算をするとします。
 1人で全部計算する場合と、100人で1桁ずつ計算する場合、どちらが早いでしょう。
 答えはたぶん一緒ですよね。

 前の桁の人が計算を終えて、桁上がりを教えてくれるまでは自分は計算できませんから。
 これをどうやって早く計算するかの方法。
 たとえば、前の人が桁上がりを教えてくれる前に全パターン計算しておくとか。
 1を桁上がりしてきたらこの答え、2を桁上がりしてきたらこの答え・・・の要領。

 PLAというかCPLAはキッチンタイマーのために買ったんですよね・・・未だにパソコンのせいで使えてませんが。
 以前にノイマンさんの功績が使われてないけどプログラムできる云々と書きました。
 中身は良く知りませんでしたが、やっとそれを学ぶことができました。

About katty0324

Leave a Reply

Scroll To Top